PATENT ABSTRACTS OF JAPAN

(11)Publication number:

64-025573

(43) Date of publication of application: 27.01.1989

(51)Int.CI.

H01L 29/78

H01L 27/12

(21)Application number: **62-181055**

(71)Applicant: HITACHI LTD

(22)Date of filing: 22.07.1987

(72)Inventor: KAWACHI GENSHIROU

YOSHIMURA MASAO ONO KIKUO

KONISHI NOBUTAKE

(54) THIN FILM TRANSISTOR

(57) Abstract:

PURPOSE: To provide a TFT capable of being reduced in off-current upon light irradiation by producing specific density defects only in a specific area within a TFT channel region other than space charge regions formed in the vicinity of drain and source junctions. CONSTITUTION: An islet-like element region 8 is formed by depositing a polycrystalline silicon film of, for example, 1500 Kt on an insulating substrate 1 by a reduced pressure CVD method and subjecting the same to patterning. Then, a resist 11 is formed and employed as a mask to yield a high density defect layer 10 by doping the islet-like element region 8 with Ar+ ions under conditions of acceleration voltage of 110 KeV and the dosage of 1×1016cm-2. In succession, a SiO2 film is deposited by an ordinary pressure CVD method, followed by deposition thereon of a polycrystalline silicon film by a reduced pressure CVD method and patterning of the same to form a gate insulating film 2 and a gate electrode 3. In addition, a drain region 5 and a source region 6 are formed by ion-doping of p+ for example. Furthermore, an interlayer insulating film is formed by the ordinary pressure CVD method, through which contact holes are made in turn. Finally, Al is vapordeposited and subjected to patterning to form a contact electrode 7 and hence a TFT.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(9) 日本国特許庁(JP)

⑪特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭64-25573

⑤Int Cl.⁴

識別記号

厅内整理番号

③公開 昭和64年(1989) 1月27日

H 01 L 29/78 27/12 3 1 1

H-7925-5F 7514-5F

審査請求 未請求 発明の数 1 (全4頁)

9発明の名称 薄膜トランジスタ

> ②特 願 昭62-181055

23出 願 昭62(1987)7月22日

⑫発 明 者 河 内 玄 士 朗 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内 72発 明 渚 吉 村 雅夫 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内 砂発 明 小野 者 記久雄 茨城県日立市久慈町4026番地 株式会社日立製作所日立研 究所内 (7)発 明 者 11 75 信 武 茨城県日立市久慈町4026番地 株式会社日立製作所日立研

①出 願 人 株式会社日立製作所 究所内

東京都千代田区神田駿河台4丁目6番地

邳代 理 人 弁理士 小川 膀 男 外2名

- 1. 発明の名称 薄膜トランジスタ
- 2. 特許請求の範囲
 - 1. 絶縁基板上に形成された多結晶半導体層に第 一の導電型を有するソース及びドレイン領域を 有し、この両領域間にゲート絶縁膜を介してゲ ート電極を有するMOS型薄膜半線体搬子にお いて、ゲート絶縁膜は半薄体の界面。ドレイン 接合面、ソース接合面および絶縁基板で囲まれ た領域内で、絶縁基板に接し、かつゲート絶縁 膜/半導体界面、ドレイン接合面およびソース 接合面から特定の距離離れた領域にのみキヤリ アの再結合中心となる欠陥を母体の半導体中に おける濃度以上に含む欠陥層を有することを特 徴とする薄膜トランジスタ。
 - 2、特許請求の範囲第1項において、ゲート絶縁 膜ー半導体界面、ドレイン接合面およびソース 接合而から欠陥別までの距離を1000人以上 とする事を特徴とする弾膜トランジスタ。

- 3.特許請求の範囲第1項において、欠陥層に含 まれる欠陥の密度がフエルミ準位附近において 1×1018cm~8eV~1以上である事を特徴とす る存膜トランジスタ。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、絶縁基板上に形成される半導体薄膜 **業子に係り、特に、液晶ディスプレイパネル原動** 用として使用するのに好適な特性を持つ薄膜トラ ンジスタに関する。

〔従来の技術〕

近年、絶縁拡板上に非屈質あるいは多結晶の半 導体で薄膜能動素子を形成する技術開発が活発に 行なわれている。この技術の応用の1つとして、 液晶ディスプレイパネル駆動のための滞膜トラン ジスタマクテイプマトリクスがある。(以下薄膜 トランジスタをTFTと記す。) 液晶ディスプレ イパネルにおいてはその装置構成上、液晶駆動用 のTFTアクティブマトリクスは103 8 x~ 10 f a x の強い光照射下での使用が不可避となる

が、このような強い光照射下においてTFTを駆動すると、チヤネル領域に光励起されるキヤリアによつてオフ電流が上昇し、このTFTにより液晶を駆動する際に重大な陳客となる。この光照射によるオフ特性の劣化を抑制する方法として、半導体薄膜の膜厚を薄くする方法が有効である事が、特開昭61-85868 、特問昭61-65476 において論じられている。

[発明が解決しようとする問題点]

٠.

しかしながら、ドレイン領域、ソース領域を自己整合的に形成するコープレーナ型のTFTにおいては、半導体確認を薄くすると、(1) ドレイン領域ソース領域の抵抗が増大してしまう、(2) ゲートをパターニングする際のプロセス条件が厳しくなる。(3) 高品質の半導体膜が得られない、等の問題点があつた。

本発明はこのような問題点を解決するものであり、その目的は、半導体膜の膜厚を薄くすること 無しに、光風射時のオフ電液が薄膜化した時と同等に小さい特性をもつ構造のTFTを提供するこ

の関係が成立する為、欠陥層10内で生成された 余剰キヤリアの 寿命は短かく直ちに再結合してほ とんど電源に寄与しない。更に、欠陥層10とゲート 絶縁酸2の間に欠陥の少ないチヤネル領域で 生成されるキヤリアも、寿命の違いによつて疑摩 方向に生じるキヤリアの濃度領配によつて欠陥層 10の方へ拡散し再結合して消滅する為、オフ電 流は単に腹厚を t 1 から t 2 へ薄くした時よりも 減少の効果が顕著になる。

次に、ドレインおよびソース接合面J1. J2と 欠陥層10の間に設けたLp なる長さのオフセツ トの作用について第3回により説明する。

ドレイン、ソース接合J1、J2近傍には空間電 荷層20が形成されるが、この領域内に再結合中 心となるような欠陥が存在した場合、ゲート電圧 を負にした時の逆方向リーク電流が増加する。第 4図は、第3図に示した従来構造のTFTにおい て、チャネル領域内の欠陥密度の異なるTFTの 特性を比較したものであるが、欠陥密度の増加と 共に逆方向オフ特性がi A→B→Cと低下してい とにある。

【問題点を解決するための手段】

本発明は、TETのチヤネル領域内にある特定の領域にのみイオン注入法により10^{18 cm⁻³ e V⁻¹以上の密度の欠陥を生成することにより、この領域内での光電流の発生を抑え光照射時のオフ電流の上昇を抑制するもので、更に、ドレイン接合,ソース接合近傍に形成される空間電荷領域を避けて欠陥を生成することにより逆方向リーク電流の増加を防ぐことを特徴とする。}

(作用)

本発明のTFTの構造を第1図に示す。同図に おいて高抵抗の高温度欠陥層10の存在により、 実効的なチヤネル領域の厚さは t i から t 2 へ薄 くなることとなり、膜厚を薄くした時と同様にオ フ梵流は小さくなる。更に、光照射時においては、 チャネル領域内に余剰キヤリアが光励起される。 一般に、余剰キヤリアの寿命でと再結合中心の密 度Ni の間には

r ∝ 1 / N .

るのが明らかである。

強い電界の存在する空間電荷領域内に禁制帯中 に準位をつくるような欠陥が存在すると、このの 発生によって異常に大きなリーク電流が流れた十分の 発生によって異常に大きな場構については流が流れた十分で 明らかではないが、いずれにで望ればまだ何の 内の欠陥が多くなると、リーク電流が増加するを はでないがある。従って、本発明のように、電荷 に大路層の間にオフセットを設け、空間を 内に欠陥を導入しないようにする事は逆方の りた欠陥を導入しないまったすまでまである。

このオフセツト長Lo は母材となる多結晶あるいは非品質シリコン膜内のフエルミ準位付近の局在準位密度 N 。によつて決定される。例えば、フェルミ準位近傍での局在準位密度 N 。 が

10 1 *cm ** e V * 1 程度の時、ゼロバイアスでの空間 電荷領域幅は1000 A 程度となる、逆バイアス 印加時の空間電荷層の広がり、およびマスクの合 わせ特度を考慮するとオフセント及L。は5~

特開昭64-25573(3)

10μmとればよい.

(実施例)

以下、第1図に示した本発明の一実施例の製作 工程を第2回により説明する。絶縁基板1上に減 圧CVD法により多結晶シリコン膜を例えば1500 人 堆 積 し パターニングして 島 状 の 素 子 領 域 8 を 得 る。次に同図(B)に示すようにレジスト11を 形成し、このレジストをマスクとしてイオン注入 法により例えばAr+ イオンを、加速電圧110 KeV, ドーズ量1×1018cm-2の条件で注入し 高濃度欠陥層10を形成する。続いて、レジスト 除去した後、常圧CVD法によりSiOュ膜を堆 **稜し、続いて減圧CVD法により多結晶シリコン** 膜を堆積しパターニングして同図(C)に示すよ うなゲート絶縁膜2及びゲート電極3を形成する。 4.図面の簡単な説明 次に同図 (D) のように例えば p+ イオンを打ち 込みドレイン領域5、ソース領域6を形成する。 統いて同図(E)に示すように層間絶縁膜を常圧 CVD法により形成し、コンタクトホールを開孔 する。最後にAAを蒸着しこれをパターニングす

る事でコンタクト意極フを形成し、最終的に第1 図に示すような構造のTFTが得られる。

本実施例では、多結晶シリコンの場合を例にと つて説明したが、非晶質シリコンを用いた場合に も本発明は同様に応用できる。また、高濃度久陥 を生成する為の注人イオンはAr+ に限定される ものではなく、シリコン中でドナーやアクセプタ とならない電気的に不活性なイオンならば何でも 良い。例えば、O+,N+ などでも良い。

(発明の効果)


本発明によれば、半導体膜厚を薄膜化すること なく、逆方向リーク特性を悪化させること無く、 光矾射時のオフ電流を離膜化した時と同等もしく はそれ以上に低波できる効果がある。

第1図は本発明の一実施例の断面の模式図、第 2回(A)~(F)は第1回の実施例の製造方法 を示す工程図、第3回は従来の構造のTFTの斯 面模式図、第4図は第3図の構造を有するTFT のオフ特性の、シリコン膜の欠陥密度に対する依

存性を示した図である。

1…絶縁基板。2…ゲート絶縁膜、3…ゲート電 極、 4 ··· n + ドレイン領域、 5 ··· n + ソース領域、 6…層間絶縁膜、7…コンタクト覚極、8…iチ ヤネル領域、9…多結晶シリコン暦、10…高濃 度欠陥層、Jェ…ドレイン接合、Jェ…ソース接合、 t1…多結晶シリコン膜厚、t2…欠陥層10とゲ ート絶縁膜の間の距離、Lo …欠陥層10とドレ イン領域4及びソース領域5の間の距離。

代理人 弁理士 小川勝男



1… 紀徽基板

2… ゲート絶縁膜

3 - サート電極

4… かよいい領域

か ソース領域

6… 唇間絕緣膜

1 … コンタフト電極


10 … 高濃度欠陥層


Ji… ドレイン接合 丁. ... ソース 検合

tz... 欠酶自己产于絕緣膜の距離

Lo - ス価層とドレイン領域ソース領域の間の距離








1 ··· 絶縁基板 2 ··· ケート 起縁 3 ··· ゲート 配碌 4 ··· ル・ドレイン領域 5 ··· ル・ソース領域 6 ··· 昼間 絶縁 電径 7 ··· コンタクト 接合 Ji ··· ドレイン接合

第42



A: $NL = 5 \times 10^{17} \text{ cm}^{-3} \text{ eV}^{-1}$ B: $NL = 2 \times 10^{18} \text{ cm}^{-3} \text{ eV}^{-1}$ C: $NL = 5 \times 10^{18} \text{ cm}^{-3} \text{ eV}^{-1}$